关于硅光子学与III-V族湿法热氧化
硅光子学从根本上重新定义了光通信的经济性。利用为微电子学开发的相同 CMOS 代工基础设施来制造包括波导、环形谐振器、阵列波导光栅和光栅耦合器在内的无源光器件，这极大地降低了光收发器的成本和功耗。 如今，硅光子学已主导数据中心光互连市场，多家大规模代工厂正以晶圆级规模生产用于 400G 和 800G 收发器应用的
硅光子芯片。
然而，硅光子学存在一种根本性的材料限制，这是任何工艺工程都无法克服的：硅是一种间接带隙半导体。其辐射复合效率微乎其微，这意味着硅无法高效地产生或放大光。 每片作为有源光收发器运行的硅光子学芯片都需要外部光源或异质集成光源，且该光源必须来自III-V族半导体——通常基于GaAs/AlGaAs或InP/InGaAsP材料体系，其中直接带隙跃迁支持高效的激光发射和光放大。
因此，将III-V族有源器件集成到硅光子系统中并非可选的性能提升方案：对于任何必须产生或放大光信号的硅光子芯片而言，这是一种结构上的必然要求。 随着行业从可插拔光模块向共封装光学器件（CPO）转型——在 CPO 中，光学引擎直接与交换机 ASIC 或 GPU 集成在同一封装基板上——III-V/Si 异质集成挑战从模块级转向了芯片级，这对相关的 III-V 器件制造工艺提出了新的、更苛刻的要求。
在为集成到硅光子学系统而设计的 III-V 器件中，AlAs 或 AlGaAs 层的湿热氧化具有两个关键功能，这是任何其他半导体制造工艺都无法复制的。 其一是激光源和放大器中的电流局域化：通过选择性湿法氧化形成的AlOx孔径，提供了横向电流局域化结构，该结构决定了片上III-V激光器或半导体光放大器的阈值电流、发射波长和输出功率。若缺乏精确控制的氧化物孔径，III-V有源器件将无法满足共封装光学应用对功率效率和波长稳定性的要求。 第二项功能是波导耦合器结构中的光束禁闭：在III-V族波导模式必须向硅光子学波导进行绝热传输的过渡区域，AlOx包层提供了高折射率对比度的边界条件，这些条件定义了III-V族波导的模式分布和群折射率，进而决定了III-V/Si耦合器界面的相位匹配条件。
在这两种情况下，湿法氧化工艺的精度直接决定了集成 III-V/SiPho 器件的性能和良率。氧化物孔径尺寸或包层深度中微小的孔径尺寸偏差误差，会引发阈值电流偏差、波长偏移以及耦合器传输损耗，从而降低共封装光学引擎的系统级性能。
下表将硅光子学系统的功能需求与硅及III-V族材料的相应性能进行了对照，并特别指出了在哪些情况下
III-V族层的湿法热氧化是必需的工艺步骤：
| 硅光子学系统功能 | 硅光子学能力 | III-V湿法氧化作用 |
| 光生成 | 不可行：硅是间接带隙半导体，其辐射复合 效率可忽略不计 |
采用 AlOx 电流限制孔的 AlGaAs/GaAs 或 InP/InGaAs 激光器提供片上光源 |
| 光放大 | 在 Si 或 SiO2 中无法实现：在电信或数据 通信波长下没有可用光学增益机制 |
采用 AlOx 波导包层的 III-V 族半导体光放大器 (SOA) 为信号调理和增强级提供片上增益 |
| 高速电光调制 | 虽然可以通过硅中的等离子体色散效应实 现，但在高速下受载流子寿命和自由载流 子吸收损耗的限制 |
采用 AlOx 波导禁闭的 III-V 电吸收调制器比 Si 等离子体调制器具有更高的带宽和更低的驱动电 压 |
| 无源路由、分路和滤 波 |
高性能：环形谐振器、AWG、MMI耦合器 、光栅耦合器在 Si/SiO2 中均已成熟 |
被动式硅功能无需III-V族氧化处理：硅光子学可原 生处理此需求 |
| 光检测 | 硅上锗光探测器覆盖 O、C 和 L 波段，并已 很好地集成到 SiPho 代工流程中 |
III-V 族 InGaAs 光探测器提供了更宽的波长范围和 更高的响应度，适用于硅上锗（Ge-on-Si）无法覆 盖的特定应用 |
此映射的实际意义在于，任何针对共封装光学器件、光收发器、片上激光雷达或相干光通信的硅光子学系统，都必须至少在光生成和放大功能中集成 III-V 器件，且这些器件必须通过湿法热氧化步骤进行制造，以定义其电流限制孔径或波导包层结构。
在硅光子学集成背景下，湿法热氧化工艺的控制要求融合了ALOXTEC其他三个应用领域的要素：VCSEL制造中的孔径尺寸精度与良率经济性、基于EEL的收发器对波长稳定性的要求，以及III-V族波导制造所需的超精密深度控制。其中有三项要求在硅光子学（SiPho）领域尤为严苛。
共封装光学器件和光子集成应用对芯片上每个组件的物理占用面积提出了严格限制。为异质集成到硅光子系统而设计的III-V族激光源和放大器，其台面宽度和孔径尺寸通常远小于独立VCSEL或EEL产品，以最大限度地减少必须键合或转移到硅衬底上的III-V族芯片面积。 对于目标孔径为 3 µm 的激光器，实时孔径停机控制至关重要——而唯有 ALOXTEC 原位视觉系统能提供这种级别的精度。
在如此小的孔径尺寸下，氧化速率对局部温度梯度及外延铝（Al）含量变化的敏感度达到最高，这使得定时氧化方法从根本上无法满足硅光子集成 III-V 器件的良率要求。ALOXTEC 的“孔径停止”功能基于实时测量数据在精确的目标孔径尺寸处终止工艺，而非依赖预校准的时间常数，在此背景下，这不仅是性能优势：更是实现可接受良率的先决条件。
专为异质集成到硅光子学系统而设计的III-V族器件，其外延结构通常比独立的垂直腔面发射激光器（VCSEL）或电致发光器件（EEL）复杂得多。 一个 III-V/Si 集成堆栈可能包括蚀刻停止层、键合界面层、活性量子阱区、具有不同铝含量的多层鞘层、电流扩散层以及接触层，所有这些都包含在一层厚度极小的外延层中。
在此复杂堆叠结构中，作为湿法氧化目标的含铝层上下可能分别被铝含量不同且对横向氧化敏感性各异的层所包围，这要求精确控制T/H/P（温度/湿度/压力）条件，以实现对目标层的选择性氧化，同时避免相邻含铝层发生意外氧化。
ALOXTEC 的 T/H/P（温度/湿度/压力）工艺窗口涵盖 350 至 600 °C 的温度范围、0.6 至 30 g/h 的水流量以及几毫巴至帕的压力范围，为针对各类客户特定的外延结构配置和优化氧化工艺配方提供了充足的参数空间。基于客户的晶圆设计和工艺目标，ALOXTEC 协助用户确定合适的氧化条件，以有选择性地处理目标含铝层，同时保护相邻的低铝含量层。这种以工艺为导向的方法使客户能够高效地将自身的 III-V/Si 集成架构转移并适配到 ALOXTEC 设备上。
部署在 AI 训练集群和超大规模数据中心交换网络中的共封装光子系统，预计将连续运行数年，其平均故障间隔时间（MTBF）以每个端口数百万小时计。 共封装光引擎内部的热环境要求远高于可插拔光模块：III-V器件直接安装在散发瓦级热量的高功率CMOS芯片旁，由此产生的结温波动和热循环幅度，比以往任何光收发器应用中遇到的都要严苛。
在这种热环境下，每个 III-V 有源元件中 AlGaAs/AlOx 界面的结构完整性成为决定可靠性的关键因素。ALOXTEC 低压氧化工艺可最大限度地减少 AlGaAs/AlOx 界面处的砷化氢滞留和体积膨胀应力，而集成的后氧化退火步骤则可在晶圆冷却前消除残余界面应力，二者结合可形成氧化层，在用于认证共封装光学组件的加速热循环条件下，其抗热机械分层能力明显更优。 对于为超大规模数据中心客户构建认证封装的 SiPho 客户而言，湿法氧化步骤的工艺溯源是可靠性论证中的一个相关因素。
硅光子学集成项目通常遵循明确的开发阶段序列，从初始的外延设计和工艺探索，到器件认证，再到代工厂规模的生产。ALOXTEC 产品系列覆盖了整个生命周期，因为每台设备都采用相同的工艺腔室几何结构、气体输送架构和原位视觉系统，确保在每个过渡点都能实现完整的工艺配方移植。
| 开发阶段 | 环境 | 推荐 ALOXTEC 设备 |
核心能力 |
| 概念与外延设计 | 大学洁净室、国家 实验室 |
ALOX GEN1.4L 手动 |
完整的 T/H/P（温度/湿度/压力）工艺窗口、原位 深度测量、用于探索性 DOE 的手动灵活性 |
| 工艺开发与认证 | 工业研发工厂、中 试生产线 |
ALOX GEN1.4L 自动 或 GEN1.4L 手动 |
自动化运行以提高 DOE 效率，深度停止功 能，UniformPerf© 选项用于晶圆级均匀性鉴 定 |
| 工艺验证与计量 | 生产质检、工艺 控制实验室 |
CHAROX 1.0 | 专用氧化层计量系统：深度测绘、均匀性分析， 无需占用氧化炉 |
| 量产规模扩大 | 一级硅镁合金代工 厂或IDM |
ALOX GEN1.4L 自动 或 GEN2.0 HV 自动 |
800至2,400片晶圆/月，SECS/GEM集成， 与GEN1.4开发系统100%的工艺配方兼容 性 |
在硅光子学领域，CHAROX 1.0表征设备值得特别提及。与标准VCSEL制造相比，硅光子集成工艺流程中的工艺验证通常需要在更大比例的生产晶圆上进行详细的氧化层计量，因为在多组件集成电路中，氧化层深度超出规格的后果比在分立器件中更为严重。 CHAROX 1.0 配备专用防震光学工作台，提供与炉内ALOXTEC 设备相同的五项表征能力：深度图、孔径尺寸图、圆度指数、台面尺寸图以及发射波长图，从而可在不占用炉腔时间的情况下实现高通量生产质量控制。
ALOXTEC 参与硅光子学生态系统的合作，其基础与支撑 ALOXTEC 更广泛设备能力的科学合作一脉相承。LAAS-CNRS、 加州大学伯克利分校Marvell纳米实验室、卡迪夫大学等众多合作项目，均涵盖III-V族/硅集成相关课题，包括：用于耦合至硅光子学无源电路的AlOx包层波导结构的制备与表征；在模拟共封装光学环境的热循环条件下AlGaAs/AlOx界面的可靠性研究；以及针对复杂多层III-V族/硅集成堆栈的氧化工艺配方开发。
硅光子学行业目前正处于一个转折点：第一代共封装光学产品正进入量产认证阶段，而III-V族有源器件的湿法氧化工艺步骤，正从研究规模的手动操作炉环境，向自动化、集成SECS/GEM的生产流程过渡。ALOXTEC在支持此类从研发到量产过渡方面的经验，已积累超过15年，并在VCSEL和EEL制造商处安装了60多台设备，这些经验可直接应用于硅光子学（SiPho）与III-V族集成领域。
ALOX GEN1.4L 自动版和 GEN2.0 HV Auto 炉具提供了硅光子代工环境所需的自动化、吞吐量和工厂集成能力，而 GEN1.4L手动 和 Auto 开发系统的工艺配方可移植性，则确保了研发阶段积累的工艺知识能够直接转移至生产环节，无需额外支付重新认证成本。 对于首次建立 III-V 湿法氧化能力的硅光子学客户，ALOXTEC 的应用工程团队提供结构化的工艺转移支持、基于 DOE 的工艺配方开发，以及符合客户质量管理体系的认证文档，以符合客户的质量管理体系。
Stop-on-Aperture 自动化、三参数 T/H/P（温度/湿度/压力）工艺控制、UniformPerf© 晶圆级均匀性、低压可靠性架构以及集成的氧化、表征和退火三合一功能相结合，使 ALOXTEC 产品系列成为硅光子学应用中 III-V 器件最完整、控制最精确的湿法氧化解决方案。 市场上没有任何其他湿法氧化设备能够同时具备：实时孔径测量、满足共封装光学器件可靠性要求的低压工艺架构、处理复杂 III-V/Si 集成堆栈所需的多层外延（EPI）经验，以及硅光子代工环境所要求的全生产自动化和SECS/GEM 集成。
关于硅光子学和 III-V 湿热氧化工艺的常见问题
硅光子学系统依赖于III-V族半导体的集成，以提供发光和放大等有源光学功能。在此混合架构中，湿法热氧化成为关键工艺步骤，它决定了III-V族器件内的电学和光学局域化。以下问题针对III-V/Si光子集成中氧化控制的关键技术挑战。
美国伯克利大学和英国威尔士的卡迪夫大学同意让我们使用他们的ALOX系统进行演示。在工艺方面，我们得益于CNRS/LAAS顾问提供的技术和科学支持
系统分析与架构实验室（LAAS）是法国国家科学研究中心（CNRS）下属的一个研究单位，隶属于工程与系统科学研究所（INSIS）以及信息科学与相互作用研究所（INS2I）
位于CITRIS总部大楼——苏塔尔贾·戴大楼（Sutardja Dai Hall）内的Marvell NanoLab，拥有超过15,000平方英尺的100级和1000级洁净室
KTP项目提供专业知识和资金支持，帮助组织摆脱固有的工作模式，尝试能够提升绩效、降低成本的新思路和新流程.
Save as PDF